Mejora de la tolerancia a fallos en circuitos empotrados

Autores/as

  • Federico Fernández Instituto Nacional de Asunción, Facultad Politécnica, Paraguay
  • Juan Fabero Instituto Nacional de Asunción, Facultad Politécnica, Paraguay
  • Hortensia Mecha Instituto Nacional de Asunción, Facultad Politécnica, Paraguay

DOI:

https://doi.org/10.26885/rcei.foro.2019.265

Palabras clave:

FPGA, TMR, reconfiguración parcial

Resumen

En el espacio exterior es frecuente la presencia de partículas de alta energía que no llegan a la tierra debido a la protección que brinda la magnetósfera que lo envuelve, siendo tres las fuentes de radiación: El viento solar, los rayos cósmicos y las partículas atrapadas en el cinturón de Van Allen. El desarrollo tecnológico que envuelve a la fabricación de los circuitos integrados permite que los mismos sean cada vez más densos, es decir mayor concentración de transistores en menor espacio, que los mismos tengan una menor tensión de funcionamiento y mayor frecuencia de operación por lo que el impacto de estas partículas puede producir fallas en su funcionamiento debido a la interacción entre las mismas y los circuitos integrados. Por otro lado es cada vez más creciente la tendencia a utilizar dispositivos reconfigurables en diseños de sistemas digitales de alta complejidad, por sus características únicas de poder ser reconfigurados en tiempo real, es decir, modificar una parte del diseño del circuito sin necesidad de detener el funcionamiento del mismo. Los sistemas electrónicos que funcionan en el espacio como los satélites, misiles guiados, etc. son susceptibles de sufrir el impacto de las partículas cargadas por lo que pueden sufrir daños parciales o permanentes. Estos eventos se denominan SEE (Single Event Effects). Los circuitos digitales deben tener un mecanismo que les permita recuperarse cuando se presente uno de estos eventos. Uno de ellos es utilizar la técnica TMR (Triple Modular Redundancy). Esta técnica consiste en la triplicación de los módulos críticos del sistema, de manera que las salidas de las tres réplicas se someten al escrutinio de un votador, que detecta cualquier discrepancia en el resultado proporcionado por cualquiera de ellas. Si uno de los circuitos es impactado por una partícula cargada se puede reemplazarlo por medio de reconfiguración parcial dinámica por lo que la combinación de técnicas TMR (Triple Modular Redundancy) y reconfiguración parcial dinámica de la FPGA dotará de robustez al sistema electrónico ante la aparición de fallos en un sistema electrónico.

Descargas

Los datos de descargas todavía no están disponibles.

Publicado

2019-12-30

Cómo citar

Fernández, F., Fabero, J., & Mecha, H. (2019). Mejora de la tolerancia a fallos en circuitos empotrados. Revista Científica Estudios E Investigaciones, 8, 265-266. https://doi.org/10.26885/rcei.foro.2019.265

Número

Sección

Resumen de Foro de Investigadores